08-255878 Oct. 1, 1996 L6: 1 of 2 FLOATING GATE TRANSISTOR AND FABRICATION THEREOF

INVENTOR: YOSHIHIRO SUGITA, et al. (1)

ASSIGNEE: FUJITSU LTD APPL NO: 07-56960 DATE FILED: Mar. 16, 1995 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: ABS VOL NO: ABS PUB DATE:

INT-CL: H01L 27/10; H01L 21/8247; H01L 29/788; H01L 29/792

#### ABSTRACT:

PURPOSE: To obtain a floating gate transistor, and a fabrication method thereof in which a refresh time appropriate for a DRAM, comprising a floating gate transistor can be ensured.

CONSTITUTION: A gate insulation film comprising a dielectric film 4 and an sic film 5 is provided on a silicon substrate 1 and a floating gate 6 is provided on the gate insulation film. The dielectric film 4 is provided at least one of the interface between the Sic film 5 and the silicon substrate 1 and the interface between the Sic film 5 and the floating gate 6. Thickness of the dielectric film 4 is set such that the tunnel conduction prevails.

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-255878

(43)公開日 平成8年(1996)10月1日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 27/10

3 1 1

H01L 27/10

3 1 1

21/8247

29/788

29/78

371

29/792

審査請求 未請求 請求項の数7 OL (全 6 頁)

(21)出廣番号

特膜平7-56960

(71) 出頭人 000005223

富士通株式会社

(22)出願日 平成7年(1995) 3月16日

神奈川県川崎市中原区上小田中4丁目1番

1号

(72) 発明者 杉田 義博

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72) 発明者 板倉 檄

神奈川県川崎市中原区上小田中1015番地

含士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)


# (54) 【発明の名称】 フローティングゲートトランジスタ及びその製造方法

### (57)【要約】

【目的】 フローティングゲートトランジスタ及びその 製造方法に関し、フローティングゲートトランジスタか らなるDRAMとしての適正なリフレッシュ時間を確保 する。

【構成】 シリコン基板1上に誘電体膜4及びSiC膜5からなるゲート絶縁膜を設け、また、ゲート絶縁膜上にフローティングゲート6を設けると共に、SiC膜5とシリコン基板1との界面及びSiC膜5とフローティングゲート6との界面の少なくとも一方に誘電体膜4を設け、且つ、誘電体膜4の厚さをトンネル伝導が支配的になる厚さにする。

本発明のフローティングゲートトランジスタの断面図



1:p型シリコン半導体基板

#W.

6:ポリシリコンフロー ティングゲート

2:ソース 3:ドレイン 4:SiOn膜

7:SiO₂ 膜 8:コントロ…ルゲー

4:SiOz 膜 5:パーSiC膜

9:ソース電板 10:ドレイン電極

1

### 【特許請求の範囲】

【請求項1】 シリコン基板上に誘電体膜及びSiC膜 からなるゲート絶縁膜を設け、且つ、前記ゲート絶縁膜 上にフローティングゲートを設けたフローティングゲー トトランジスタにおいて、前記誘電休膜を前記SiC膜 と前記シリコン基板との界面及び前記SiC膜と前記フ ローティングゲートとの界面の少なくとも一方に設ける と共に、前記誘電体膜の厚さをトンネル伝導が支配的に なる厚さにしたことを特徴とするフローティングゲート トランジスタ。

【請求項2】 上記誘電体膜として、SiO2、SiN x 、及び、SiOxNyの内のいずれか一つを用いたこ とを特徴とする請求項1記載のフローティングゲートト ランジスタ、

【請求項3】 上記誘電体膜の厚さを3 n m以下にした ことを特徴とする請求項1または2記載のフローティン グゲートトランジスタ.

【請求項4】 シリコン基板上にSiC膜を堆積させた のち、酸化性雰囲気中で熱酸化することによって、前記 シリコン基板と前記SiC膜との界面にトンネル伝導が 支配的になる厚さのSiO2 膜を形成することを特徴と するフローティングゲートトランジスタの製造方法。

【請求項5】 シリコン基板上にSiC膜を堆積させた のち、前記SiC膜に酸素イオンを注入し、次いで、熱 処理を行なうことによって、前記シリコン基板と前記S iC膜との界面にトンネル伝導が支配的になる厚さのS iO2 膜を形成することを特徴とするフローティングゲ ートトランジスタの製造方法。

【請求項6】 シリコン基板上にトンネル伝導が支配的 になる厚さの誘電体膜を形成したのち、前記誘電体膜上 30 にSiC膜を堆積させることを特徴とするフローティン グゲートトランジスタの製造方法。

【請求項7】 シリコン基板上にSiC膜を堆積させた のち、前記SiC膜の表面に誘電体膜を形成することを 特徴とするフローティングゲートトランジスタの製造方 法.

## 【発明の詳細な説明】

.[0001]

【産業上の利用分野】本発明はフローティングゲートト ランジスタ及びその製造方法に関するもので、特に、D 40 RAM (ダイナミック・ランダム・アクセス・メモリ) として用いるフローティングゲートトランジスタ及びそ の製造方法に関するものである。

【0002】近年、半導体記憶装置の集積度の向上に伴 って、揮発性メモリであるDRAMにおいては、スタッ ク型キャパシタ、フィン型キャパシタ、或いは、トレン チ型キャパシタ等が採用されているが、その製造工程が 複雑であり、且つ、キャパシタ容量の確保が難しくなっ てきている。

キャパシタを構成する誘電体膜として高誘電率の絶縁膜 を用いることも提案されているが、この高誘電率の絶縁 膜を用いたキャパシタは微細化、したがって、薄層化に 伴ってリーク電流が増大するという問題があり、4Gb i t以降のDRAMのめどは立っていない。

【0004】一方、キャパシタ容量を必要としないEE PROM(Electrically Erasabl e Programmable Read-Only Memory) やFLASHメモリ等の不揮発性メモリ は書換え速度、即ち、電荷注入速度或いは電荷消去速度 が遅くてDRAMとして用いることができないものであ った。

【0005】即ち、通常の不揮発性フローティングゲー トトランジスタにおいては、書込み時の印加電圧の低減 及び書込み時間の短縮化のために、ゲート絶縁膜として SiOz 膜に比べて禁制帯幅の小さなSiNz 膜を用い ているが、それでも書込み時の印加電圧が高く、且つ、 書込み時間が長いのでDRAMとして用いることができ ないものである。

【0006】また、さらなる書込み時の印加電圧の低減 及び書込み時間の短縮化のためには、ゲート絶縁膜とし  $T\beta - SiC(E_s = 2.2eV)$ のように禁制帯幅の 小さな物質を用いたり、或いは、ゲート絶縁膜の厚さを 3 n m以下にすれば良いが、不揮発性メモリは注入電荷 の永久保存を目指すものであるので、その様な物質及び 厚さでは拡散電流やトンネル電流が無視できなくなり、 不揮発性メモリとして実用に供しえないという不都合が 生ずる。

【0007】そこで、本発明者はこのような不都合を利 用してフローティングゲートトランジスタをDRAMと して用いることを提案(特願平6-121339号)し ている。 図3を参照して、この提案を説明する。

【0008】図3参照このフローティングゲートトラン ジスタは、p型シリコン半導体基板1に設けたソース・ ドレイン2,3の間に、厚さ10nmのβ-SiC膜5 をゲート絶縁膜とし、その上に厚さ200mmのポリシ リコンフローティングゲート6、層間絶縁膜としての厚 さ5 n mのSiOz 膜7、及び、コントロールゲート8 を設けたものである。なお、9及び10は、夫々ソース 電極及びドレイン電極である。

[.0009] この場合、B-SiC(電子親和力: 3. 47eV) のシリコンに対する電子親和力の差に起因す る電子降壁の高さは、O.55eVであるので、フロー ティングゲートトランジスタをDRAMとして使用する 場合の電子降壁の高さの条件である0.5~1.2cV の条件を満たしている。

【0010】なお、電子障壁の高さが0.5eV以下の 場合には、注入された電荷(電子)は拡散電流として極 めて短時間で逃げてしまうので、実用的なリフレッシュ 【0003】また、キャパシタ容量を大きくするために 50 時間を設定することができず、また、電子障壁の高さが 3

1.2eV以上の場合には書込み時間が実用に供しえないほど長くなってしまう。

【0011】また、このβ-SiCはシリコン基板に直接エピタキシャル成長させることも可能であるため、現行のVLSI製造プロセスとの整合性が良いという利点もある。

【0012】なお、上記の本発明者による提案と類似した構造としてSiO2 膜とSiC膜よりなる二重絶縁層を設けた不揮発性メモリ(特開昭56-56677号公報参照)が知られている。

【0013】しかし、この不揮発性メモリは、SiC/SiO2界面のトラップ準位、或いは、SiC自体で電荷を保持するものであり、また、この場合のSiO2膜はトンネル伝導が支配的にならない厚さであり、SiO2膜の高絶縁性を利用して注入電荷の保持を行なうものであるので、上記提案とはその本質を異にする。

### [0014]

【発明が解決しようとする課題】しかし、β-SiCはフローティングゲートトランジスタをDRAMとして使用する場合の電子障壁の高さの条件である0.5~1.2 e Vの条件を満たしているものの、電子障壁の高さが0.55 e Vと下限に近いためそれに伴って電荷保持時間が短くなり適正なリフレッシュ時間を確保することができないという問題がある。

【0015】適正なリフレッシュ時間を得るためには、0.85eV程度の電子障壁の高さが必要となるものの、現行のVLSI製造プロセスとの整合性が良く、且つ、シリコンとの電子親和力の差が0.85eV程度の適当な材料は見当たらないため、ゲート絶縁膜としてβ-SiC以外の材料を用いることは困難であった。

【0016】したがって、本発明は、現行のVLS【製造プロセスとの整合性が良いβ-SiCを用いてフローティングゲートトランジスタからなるDRAMの適正なリフレッシュ時間を確保することを目的とする。

#### [0017]

【課題を解決するための手段】本発明は、シリコン基板 (図1の1)上に誘電体膜(図1の4)及びSiC膜 (図1の5)からなるゲート絶縁膜を設け、且つ、前記 ゲート絶縁膜上にフローティングゲート (図1の6)を設けたフローティングゲートトランジスタにおいて、前 40 記誘電体膜(図1の4)を前記SiC膜(図1の5)と前記シリコン基板(図1の1)との界面及び前記SiC膜(図1の5)と前記フローティングゲート(図1の6)との界面の少なくとも一方に設けると共に、前記誘電体膜(図1の4)の厚さをトンネル伝導が支配的になる厚さにしたことを特徴とする。

【0018】また、本発明は、誘電体膜(図1の4)として、SiO2、SiNx、及び、SiOxNxの内のいずれか、つを用いたことを特徴とする。また、本発明は、誘電体膜(図1の4)の厚さを3nm以下にしたこ

とを特徴とする.

【0019】また、本発明は、フローティングゲートトランジスタの製造方法において、シリコン基板(図1の1)上にSiC膜(図1の5)を堆積させたのち、酸化性雰囲気中で熱酸化することによって、シリコン基板(図1の1)とSiC膜(図1の5)との界面にトンネル伝導が支配的になる厚さのSiO₂膜(図1の4)を形成することを特徴とする。

【0020】また、本発明は、フローティングゲートト 5ンジスタの製造方法において、シリコン基板(図1の1)上にSiC膜(図1の5)を堆積させたのち、酸素イオンを注入し、熱処理することによってシリコン基板(図1の1)とSiC膜(図1の5)との界面にトンネル伝導が支配的になる厚さのSiOź 膜(図1の4)を形成することを特徴とする。

【0021】また、本発明は、フローティングゲートトランジスタの製造方法において、シリコン基板(図1の1)上にトンネル伝導が支配的になる厚さの誘電体膜(図1の4)を形成したのち、その上にSiC膜(図1の5)を堆積させることを特徴とする。

【0022】また、本発明は、フローティングゲートトランジスタの製造方法において、シリコン基板(図1の1)上にSiC膜(図1の5)を堆積させたのち、その表面に誘電体膜を形成することを特徴とする。

### [0023]

【作用】シリコン基板上にシリコンに対する電子障壁が SiCよりも高く、且つ、トンネル伝導が支配的になる 厚さの誘電体膜及びSiC膜を順次積層させてゲート絶 緑膜とすることにより、実効的な電子障壁の高さを高く することができ、それによって電子の蓄積時間、従っ て、DRAMとしてのリフレッシュ時間を実用的な値に することができる。

【0024】また、誘電体膜として、SiOz、SiNx、及び、SiOxNxの内のいずれか一つを用いたことにより、シリコンプロセスと整合性が良く、且つ、基板との界面特性を良好にすることができるので、電子の蓄積時間を適正な値にすることができる。

【0025】また、誘電体膜の厚さを3nm以下にすると、電子は量子力学的にトンネルしてしまうので誘電体膜中の伝導はトンネル電流が支配することになり、電子は誘電体膜の電子障壁の高さを実効的に感じないので絶縁体としての性質が発現せずにDRAM動作が可能になる。なお、誘電体膜の厚さが電子のトンネルが可能な厚さを越えると、通常のフローティングゲート型の不揮発性メモリとなる。

【0026】また、シリコン基板上にSiC膜を堆積させたのち、酸化性雰囲気中で熱酸化することによって、 雰囲気中の酸素がSiC膜を透過し、シリコン基板とSiC膜との界面に達してトンネル伝導が支配的になる厚さのSiO2膜を徐々に形成することができ、界面特性

4

が優れたものとなる。

【0027】また、シリコン基板上にSiC膜を堆積さ せたのち、酸素イオンを注入し、熱処理することによっ てシリコン基板とSiC膜との界面にトンネル伝導が支 配的になる頃さのSiOz 膜を制御性良く形成すること ができる。

【0028】また、本発明の基本原理は、SiC膜とト ンネル伝導が支配的になる厚さの誘電体膜との組合せに あり、その形成順序は問わないものであるので、シリコ ン基板上に誘電体膜を形成したのちSiC膜を堆積させ 10 ても良いし、或いは、SiC膜を堆積させたのち誘電体 膜を形成しても良く、製造工程の自由度を増すことがで きる.

#### [0029]

【実施例】本発明の実施例のフローティングゲートトラ ンジスタを図1を参照して説明する。なお、図1はフロ ーティングゲートトランジスタの要部断面図を示すもの であり、実際には、このようなフローティングゲートト ランジスタがマトリックス状に多数配置されているもの である.

#### 【0030】図1参照

まず、不純物濃度が5×1016 c m-3のp型シリコン半 導体基板1の表面に熱酸化によって厚さ1 n mのSiO 2 膜4を形成したのち、気相化学堆積法(CVD法)に よって厚さ9nmのβ-SiC膜5、厚さ200nmの ポリシリコンフローティングゲート6、層間絶縁膜とし ての厚さ10nmのSiO2膜7、及び、コントロール ゲート8を堆積させる。この場合、シリコン基板との界 面は、プロセス技術が向上しているSi/SiOz 界面 を用いているので、トラップ準位の少ない良好な界面が 30 得られる。

【0031】なお、この場合のB-SiC膜5の成長条 件は、基板温度が800~1000℃、好適には900 ℃であり、原料ガスとしてアセチレン(C2 H2 )及び ジシラン (Si2 H6) の混合ガスを用い、また、キャ リアガスとしてHz 或いはHcを用いて全体の圧力を2 00Paとした条件であり、多結晶状態のβ-SiCが 得られる。

【0032】次いで、コントロールゲート8万至SiO・  $_2$  膜 $_1$ をゲート長が $_0$ .  $_8$  $_\mu$ m、ゲート幅が $_1$  $_\mu$ mにな  $_4$ 0 るようにパターニングしたのち、Asをイオン注入して n'型ソース・ドレイン2、3をゲートに対して自己整 合的に形成し、最後に、PSG膜等の保護膜及び保護膜 に設けたコンタクトホールを介してソース・ドレイン電 極9、10を形成してフローティングゲートトランジス タが完成する。

【0033】このように、ゲート絶縁膜は、絶縁信頼性 を確保するβ SiC膜5と絶縁体としての性質が発現 しない程度の厚さのSiO2膜4を組み合わせているの で、電荷蓄積寿命、即ち、記憶の保持時間をSiO2膜=50=ス・ドレイン側に抜けてフローティングゲート電位が0

4の厚さで制御することができ、実施例の場合には1 s (砂)程度とすることができるので、リフレッシュ時間 を実用的な値にすることができる.

【0034】また、SiO2 膜4は、トンネル電流によ ってキャリアの出入りが自由にできるので、不揮発性メ モリと異なり、アバランシェ注入を用いることなく、フ ァウラー・ノルトハイム (Fowler-Nordhe im)型トンネル注入を用いることによってポリシリコ ンフローティングゲートに電荷を注入することができ、 したがって、書込み・読出・消去時間は10ms程度に なり、DRAMとして用いることができる。

【0035】次に、図2を参照して、このフローティン グゲートトランジスタの情報の書込み・読出・消去方法 について説明する。なお、この場合の、コントロールゲ ート-フローティングゲート間容量は16fF(fem to Farad)、フローティングゲートーシリコン 基板間容量は7 f F、読出時のビット線容量は2 p F、 及び、書込み時のフローティングゲート電位は-0.5 Vである.

#### 【0036】図2参照 20

まず、情報を書き込む場合を説明すると、例えば、図の セル22に情報を書き込む場合、ワード線2を3Vにし て、その他のワード線を1.5Vにする。そして、ビッ ト線2及びソース線2を0Vにして、他のビット線及び ソース線を1.5Vにすると、シリコン基板-コントロ ールゲート間電圧はセル22で3V、その他のセルは 1.5もしくは0Vとなり、3Vの電位のあるセル22 にのみにファウラー・ノルトハイム型トンネル注入によ って情報が書き込まれる。

【0037】次に、セル22の情報を読み出す場合を説 明すると、ビット線を全て0.5Vとし、ソース線を全 てOVとし、ワード線2を0.5V、その他のワード線 を0Vとする。

【0038】そうすると、フローティングゲート電位が 0 V、即ち、情報が書き込まれていない場合のビット線 電位は低下し、また、フローティングゲート電位が一 0.5V、即ち、情報が書き込まれている場合のビット 線電位は変動しないので、その差によって、セル22の 情報の書込みの有無を検出する。

【0039】次に、セル22に書き込まれた情報を消去 する場合を説明すると、ビット線2及びソース線2を3 Vとし、その他のビット線及びソース線を全て1.5V とし、ワード線2を0V、その他のワード線を1.5V とする。

【0040】この場合、ソース・ドレインとコントロー ルゲート間の電位差は、セル22のみが3Vで、その他 のセルでは最大で1.5Vであるので、一番大きな3V の電位差の印加されたセル22に蓄積されていた電子が ファウラー・ノルトハイム型トンネル注入によってソー

Vとなり、セル22の情報の消去が完了するが、電位差 の小さな他のセルにおいてはフローティングゲート電位 は変動しない。

【0041】なお、上記実施例においては、ゲート絶縁 膜の一部を構成するSiCとして多結晶のβ-SiCを 用いているが、他の結晶系のSiC、例えば、 $\alpha-Si$ Cでも良く、また、結晶状態も多結晶である必要は必ず しもなく、非晶質、微結晶、或いは、場合によっては、 単結晶であっても良い。

【0042】また、本発明は実施例に記載された数値に 10 限られるものではなく、例えば、SiOュ 膜4の厚さは 5~3.0nmであれば良く、β-SiC膜5の厚 さは2~100 n mであれば良く、ポリシリコンフロー ティングゲート6の厚さは50~400 nmであれば良 く、また、SiO2 膜7の厚さは4.0~15 n mであ れば良い。

【0043】また、シリコン基板1及びソース・ドレイ ン2.3の不純物濃度は通常のMISFETの不純物濃 度として用いられている範囲であれば良く、また、チャ ネル長及びチャネル幅も夫々0.08~1.0μm及び 20 5~20μmの範囲であれば良い。

【0044】次に、本発明の実施例の変形例を説明す る。上記実施例においては、ゲート絶縁膜としてもSi O<sub>2</sub> 膜4をβ-SiC膜5の堆積前に熱酸化法によって 形成しているが、CVD法によって堆積させても良いも のであり、この場合には、熱酸化法に比べてSiOz膜 4の絶縁耐圧が若干低下するが、本発明のフローティン グゲートトランジスタは高電圧駆動を伴わないので問題 にはならない。

【0045】また、このゲート絶縁膜としてのSiO2 膜4は、SiN,膜やSiO,N,膜等の他の誘電体膜 に置き換えても良いものであり、この場合には、S i N x 膜或いはSiOx Ny 膜の禁制帯幅はSiO2 膜の禁 制帯幅よりも小さく電荷のトンネル確率は大きくなるの で、電荷蓄積時間はSiNx 膜或いはSiOx Ny 膜の 厚さ及び禁制帯幅で制御することができる。

【0046】この場合にも、シリコン基板1との界面 は、プロセス技術が向上しているSi/SiNx 界面、 或いは、Si/SiОェ Nァ 界面を用いているので、ト ラップ準位の少ない良好な界面が得られる。

【0047】なお、この場合のSiN。膜は化学的量論 比のSi3 N. と同じ或いは近い組成、即ち、N/Si 比×が1.2~1.4の範囲であれば良く、この場合、 比×が小さすぎると膜質が不安定になり、逆に、高すぎ ると引張ストレスが大きくなりすぎるためである。ま た、SiO〟N,膜における、Oに対するNの比率y~ xは0.5以下である。

【0048】また、このようなSiN。膜やSiO。N **,膜を用いた場合には、窒素含有に起因するホットキャ** リア耐性向上、絶縁信頼性の向上や、不純物拡散に対す 50 ジスタの断面図である。

るブロッキング効果が得られ、さらに、組成比を適宜選

択することによって膜のストレスを制御することができ る利点がある。

【0049】さらに、ゲート絶縁膜をSiN.膜或いは SiOx N, 膜とする場合には、シリコン基板1をNH 3 雰囲気等の窒化雰囲気中で直接窒化してSiN、膜或

いはSiOェN,膜を形成しても良い。

【0050】また、本発明の基本的原理は、絶縁信頼性 を確保するβ-SiC膜5と絶縁体としての性質が発現 しない程度の厚さの誘電体膜(図1の4)との組合せに あるので、誘電体膜(図1の4)はシリコン基板1とβ --SiC膜5との間にある必要はなく、シリコン基板1 上にβ-SiC膜5を直接堆積させて、その上に、Si O2 膜、SiNr 膜、或いは、SiOr Ny 膜をCVD 法によって堆積させても良い。

【0051】さらに、SiOz 等の誘電体膜(図1の 4) は $\beta$  - Si C膜5の上下両面に設けても良いもので あり、この場合には、薄層化に伴って一方の側に設けた 誘電体膜(図1の4)の一部にピンホール等の欠陥が発 生しても、他方の側に設けた誘電体膜の対応箇所にピン ホール等の欠陥が発生する可能性は非常に少ないので、 全体としては、良品のゲート絶縁膜を得ることができ、 製造歩留りが向上する。

【0052】また、誘電体膜の形成方法としては、シリ コン基板 1 上に  $\beta$  - S i C 膜 5 を直接堆積させたのち、 ドライO2 雰囲気、ウェットO2 雰囲気、水蒸気雰囲気 等の酸化性雰囲気中で800℃以上の温度で熱処理し  $T \cdot \beta - S \cdot C$ 膜5の表面を酸化し $T \cdot S \cdot O \cdot C$ 膜を形成 しても良く、この場合には、 $\beta - SiC膜5$ の表面の酸 化と同時にシリコン基板1とβ-SiC膜5の界面にも O2 が進入してシリコン基板 1 の表面の酸化も徐々に進 行するので、界面にトラップ準位等が生成されることが 少なく、界面特性の改善につながる。

【0053】なお、酸化性雰囲気は、記載したドライ〇 2 雰囲気、ウェットO2 雰囲気、水蒸気雰囲気の順序で 酸化速度が遅く、膜厚の制御性が良好になるものであ り、さらに、これらの酸化性雰囲気の代わりにOs 雰囲 気を用いると低温酸化が可能になる.

(0054)

【発明の効果】木発明によれば、フローティングゲート 40 トランジスタのゲート絶縁膜として、トンネル伝導が支 配的になる誘電体膜と絶縁信頼性を確保するβ-SiC 膜とを組み合わせて用いたので、書込・読出時間が10 n s 程度及び記憶保持時間が 1 s (1秒)程度で適正な リフレッシュ時間を有するDRAMをキャバシタレスで 構成することができ、半導体記憶装置の集積度の向上に 寄与するところが大きい。

## 【図面の簡単な説明】

【図1】本発明の実施例のフローティングゲートトラン

【図2】 本発明の実施例のキャパシタレスDRAMの回 路構成の説明図である。


【図3】従来のフローティングゲートトランジスタの断 面図である。

## 【符号の説明】

- 1 p型シリコン半導体基板
- 2・ソース
- 3 ドレイン

## 【図1】

本発明のフローチィングゲートトランジスケの断面図




1: p型シリコン半導体基板 2:ソース 3:ドレイン 4:SiO2膜 5:メーSiC膜

6:ポリシリコンフロー ティングゲート 7:SiOz膜 8:コントロールゲート 9:ソース電極 10:ドレイン電極

## 【図3】

従来のフローティングゲートトランジスタの断面図



1:p型シリコン半導体基板 2:ソース 3:ドレイン 5:ターSiC映

o・ホッファコート ティング・吸 7:SiO2が 8:コントロールゲート 9:ソース電極 10:ドレイン電極

1.0

4 SiOz 膜 5 β-SiC膜

6 ポリシリコンフローティングゲート

7 SiOz 膜

8 コントロールゲート

9 ソース電極

10 ドレイン電極

## 【図2】

本発明の実施例のキャパシタレスDRAMの回路構成の 説明図

